IBM e Samsung per fornire un nuovo design di chip a risparmio energetico

Cercando di rafforzare la propria posizione nella competizione sui chip di nuova generazione, IBM ha presentato un nuovo design che consente di impilare i chip verticalmente, aggiungendo potenza e risparmi energetici.

IBM ha presentato il prototipo di un chip in grado di ridurre il consumo di energia fino all'85%, caratterizzato da un design che consente di impilare verticalmente i transistor sulla superficie del chip.

Sviluppato in collaborazione con Samsung Electronics presso IBM's Albany, NY, Nanotech Center, IBM prevede di utilizzare il processore non solo nei suoi sistemi basati su server, dove può ridurre i requisiti energetici per le operazioni di crittografia e le attività di crittografia dei dati, ma in una gamma di dispositivi di consumo, compresi i telefoni cellulari che potrebbero contenere una carica per una settimana.

Ad esempio, IBM ritiene che ci sia un'opportunità significativa per i nuovi chip tra IoT e dispositivi perimetrali in cui le sue proprietà di risparmio energetico potrebbero essere utili perché non sono disponibili fonti di energia, come boe oceaniche, veicoli autonomi e astronavi.

Un analista ha affermato di ritenere che la tecnologia in arrivo promette agli utenti di migliorare le proprie tecnologie mobili e edge mettendo in atto sistemi e dispositivi più affidabili.

"Man mano che le strategie edge iniziano a prendere piede, il modo in cui ci colleghiamo e rimaniamo connessi per periodi di tempo significativi o miglioriamo la potenza di calcolo dei sistemi remoti per l'intelligenza artificiale diventa sempre più importante", ha affermato Dan Newman, partner fondatore e analista principale di Futurum Research. "Annunci come questo da parte di IBM o Arm che cercano di risolvere problemi difficili come questo sono uno sviluppo importante".

Vantaggi dell'impilamento verticale dei transistor della CPU

La capacità di impilare i transistor verticalmente invece di appiattirli sulla superficie del chip non solo consente ai fornitori di imballare molti più transistor su un chip, ma è anche la ragione principale per cui il prossimo design del chip è significativamente più efficiente dal punto di vista energetico.

Sia i produttori di chip che gli utenti aziendali possono trarre vantaggio dal nuovo design perché offre loro un modo per aggirare i vincoli della Legge di Moore, il principio stabilito da Gordon Moore di Intel nel 1965 che afferma che ci sarebbe un raddoppio del numero di transistor su un microchip ogni due anni, successivamente rivisto a ogni 18 mesi. Ma negli ultimi anni i produttori di chip hanno iniziato a rimanere a corto di "immobili" sulle CPU per stipare altri transistor.

Il nuovo chip rappresenta i tentativi di IBM di "sfidare le convenzioni e ripensare a come l'industria dei chip può migliorare il business e ridurre l'impatto ambientale", ha affermato Mukesh Khare, vicepresidente del cloud ibrido e dei sistemi presso IBM Research, in una nota.

IBM avrà un paio di formidabili concorrenti in questo mercato, dal momento che sia Intel che Taiwan Semiconductor Manufacturing Company (TSCM) prevedono di avere nuovi progetti di chip nel periodo 2023-2024.

All'inizio di questo mese, Intel ha affermato che sta investendo una ricerca significativa nelle tecnologie di scalabilità per fornire più transistor, ma sta adottando un approccio diverso da IBM. I ricercatori dell'azienda hanno delineato soluzioni per le sfide di progettazione, processo e assemblaggio dell'interconnessione di collegamento ibrido. Ritengono che questo approccio si tradurrà in un miglioramento della densità di interconnessione di oltre dieci volte in termini di imballaggio.

Alla sua conferenza accelerata di luglio, Intel ha affermato che prevede di introdurre Foveros Direct, che consente picchi di impatto inferiori a 10 micron. Questa capacità fornirebbe un aumento di ordine di grandezza nella densità di interconnessione per l'impilamento 3D. Ciò a sua volta consente all'ecosistema di ottenere i vantaggi del packaging avanzato.

IBM, nel frattempo, crede che il suo nuovo design possa aiutare gli sviluppatori di CPU nella creazione di una nuova architettura del dispositivo che accelererebbe il ridimensionamento dei dispositivi a semiconduttore oltre il nanosheet.

[IBM] può estendere [il nuovo chip] per l'uso interno con la propria serie Power e mainframe, ma anche concederlo in licenza esternamente a una varietà di aziende che lavorano sia nel mercato dell'alta tecnologia che in quello dei consumatori.

I prossimi chip, che dovrebbero essere disponibili nel 2024, verranno utilizzati nei futuri server Power di IBM e nella loro serie Z di mainframe. Samsung produce anche i chip a sette nanometri nei server Power 10 di IBM insieme al processore IBM Telum presentato all'inizio di quest'anno, entrambi basati su progetti IBM.

"IBM può portare questa tecnologia in un paio di direzioni", ha affermato Frank Dzubeck, presidente di Communications Network Architects, Inc. "Possono estenderla per l'uso interno con la serie Power e i mainframe, ma anche concederla in licenza esternamente a una varietà di aziende operando sia nel mercato dell'alta tecnologia che in quello dei consumatori."

La nuova tecnologia avvantaggia anche i processi di produzione di IBM per i futuri chip a due nanometri, un nanometro e sub-un nanometro, che potrebbero mantenerli competitivi nei prossimi anni con Intel, Arm e TSCM.

"Questa nuova tecnologia sembra una modifica della stessa tecnologia che IBM utilizzerà nella produzione di chip da un nanometro, tranne per il fatto che è possibile impilare [transistor] verticalmente", ha affermato Dzubeck. "E con questo livello di risparmio energetico, i loro mainframe raffreddati ad acqua potrebbero non aver bisogno di acqua, il che riduce i costi".

In qualità di redattore generale del news group di TechTarget, Ed Scannell è responsabile della scrittura e della segnalazione di ultime notizie, analisi delle notizie e funzionalità incentrate su problemi e tendenze tecnologici che interessano i professionisti IT aziendali. Ha anche lavorato per 26 anni presso Infoworld e Computerworld coprendo prodotti e tecnologie di classe enterprise di aziende IT più grandi tra cui IBM e Microsoft, oltre a servire come editore di Redmond per tre anni, supervisionando il contenuto editoriale di quella rivista.